据Nature期刊网站消息，5月22日，湖南大学刘渊教授研究团队提出了一种低温范德华单芯片三维（M3D）堆叠工艺。该工艺克服了传统单芯片三维堆叠的散热问题和底层性能降级问题，避免了高温加工对二维晶体管的损伤，保证了器件的性能和质量。相关研究成果发表在《Nature》上。

三维集成能够实现芯片逻辑、存储和传感等功能的堆叠和协同工作，是后摩尔时代的重要技术路线。单芯片三维集成可以直接在同一晶圆内部堆叠多个器件层，提高芯片的互联密度和性能，较目前商用的多晶圆或多芯粒三维堆叠更有优势。然而，硅基单芯片三维堆叠面临着严重的散热问题，且上层制备工艺会导致下层器件性能下降，这限制了单芯片三维堆叠的发展。对此，湖南大学研究团队通过逐层干法层压二维半导体电路层，将电路功能层预制备在牺牲晶圆上，然后在120℃的低温下利用范德华作用堆叠到其他晶圆上，最终通过逐层堆叠实现了10层大尺寸二维晶体管的单芯片三维堆叠。研究还发现，该工艺不会影响底部的二硫化钼二维晶体管电学性能。通过进一步堆叠不同功能的电路层，研究团队实现了逻辑、传感和存储互联的三维异质集成和协同工作。该研究证实了低温范德华单芯片三维堆叠工艺的可行性和有效性，克服了传统单芯片三维堆叠的散热和底层性能降级问题，为单芯片三维堆叠提供了新思路。

原文链接：

注： 本文摘自相关研究报道，文章内容不代表本网站观点和立场，仅供参考。

信息提供单位： 所办公室